其它地区
其它地区

时钟恢复单元对误码测试的影响

发布日期:2019-07-24 11:35
来源:行业动态
分享到:

  对于一个误码仪(BERT)的基本结构来说,可以分为高速信号产生(PPG)和信号接收(ED)两大部分。目前需要进行误码测试的被测电路都是1至8通道的高速串行信号,在IEEE 100G Ethernet的802.3bj和OIF-CEI的25G-LR和28G-SR的标准中,都需要进行误码测试和抖动容限的测试,其中硬件平台的构建都离不开在不同的环境下比对误码。

  在实际测试过程中对接收端的要求非常严格,因为针对被测电路误码率达到10-12至10-15的典型要求下,接收机做为测试设备自身产生的误码需要远远低于被测电路。 因此稳定可靠,并且能够灵活适应不同研发生产的需求是非常关键的一点。对于所有的高速接收电路而言,时钟数据恢复都是里面的最关键环节,误码仪也不例外。下面我们针对误码测试的接收端进行详细的讨论。

  误码仪接收机(ED)测试概览

  灵敏度测试

  对于被测高速电路的接收端需要进行接收机灵敏度的容限测试,在由BERT组成的测试回路过程中,BERT自身接收机的灵敏度需要高于被测电路。

  抖动容限测试

  由于所有的高速标准都要求抖动容限测试,BERT的发送端产生经过校准的高速损伤信号(添加抖动)送到被测电路(DUT)的接收端,然后DUT内部环回到DUT的发送端送出信号给BERT的接收端。对于低频和中频抖动而言,无法被DUT内部的CDR过滤衰减,所以抖动分量都会被环回到BERT的接收端。对于BERT接收机的CDR需要有非常高的环路带宽和抖动抑制能力,才能保证测试回路没有误码。另外在研发过程中进行抖动容限测试可以表征出CDR在不同抖动频率下的衰减和放大,实际上就是CDR中的PLL的环路带宽。

  噪声容限测试

  所有超过25Gbps的高速总线,都是由多条收发器接口组成,由于高速信号之间的串扰会导致误码,所有的标准都要求噪声容限测试,一个BERT产生经过校准的高速的损伤信号(添加噪声)送到DUT的接收端,然后DUT内部环回到DUT的发送端送出信号给BERT的接收机。另外一种方式是通过用户针对实际环境构建的测试板或者测试夹具来耦合噪声,这样就需要多通道非相位同步的误码仪码型发生器作为噪声源来耦合到被测试信号中去。

  高速低功耗DUT的接收机测试

  当前流行的超过25Gbps的高速电路,功耗非常低,在DUT的发送端输出的幅度比较小。当构建硬件测试环境的时候,DUT的发送端往往需要经过比较长的电缆连接到BERT的接收端或者外部CDR。在实际测试过程中就需要首先通过优化DUT的发送端和BERT的接收端的设置,保证无误码,才能够进行后续测试。

  下面是一个典型的BERT和DUT构建的测试环境。

  BERT接收端的构架和关键指标

  传统台式误码仪的接收机提供高频全速率或者半速率的采样时钟输出,以及高速差分数据输入。ED内部的高速比较器进行数据锁存,然后通过内部预设的数据码型(以PRBS随机码为例)来进行每一个比特的比对。在小于10Gbps的误码测试应用中,由于整个信号链路的在奈奎斯特频率的衰减相对较小,传统的接收端在大多数情况下不需要特别的均衡和其他设计考虑就可以保证稳定无误码的接收信号。所以最新的误码仪都必配或者选配了信号均衡模块以及时钟恢复模块。

  接收机信号均衡

  前面提到的很多高速测试环境都需要接收机ED或者CDR有很高的灵敏度,并且能够有效的对DUT发送出来的高速信号进行均衡(特别是在信号幅度低的环境下)。由于传统的BERT体积过大,从DUT的发送到ED的接收端需要很长的电缆,并且DUT的信号特征未知,所以接收机(ED)的均衡就变得非常重要。外接固定点频的无缘均衡器支持的速率有限,并且会对低频和中频信号有衰减,应用的范围非常有局限。目前主流的设计都采用内置均衡功能来应对不同的测试环境的信号衰减和失真,并且支持宽速率范围。 下面是一个常用CTLE均衡的例子,可以看出一个CTLE的曲线有3个最主要的部分。

  第一个是低频部分的衰减或者放大,这个一般统称为直流增益,这个低频部分对应传输数据过程中的那些长零和长一的码型。 因为一个伪随机码型里面包括了每周期都跳变的时钟码型,同时也包括了不怎么跳变的码型。

  第二个就是高频部分(接近奈奎斯特频率)的放大。就像下图显示的箭头,越高表示放大越多。高频放大和低频衰减/放大的相对差异是一个CTLE真正的放大能力。

  第三个就是高频放大的频点的选择,应对不同的速率范围,CTLE可以灵活的左右平移放大频点。

  对于最新的BERT 接收端,为了保证均衡的正确和易用性,都配备了自动对准和均衡功能,并且均衡结束后还提供实时的快速眼图来表征经过均衡后的链路健康程度。 这样就屏蔽了上述的复杂度,让使用人员最大时间精力放在调试DUT的问题上。

  误码比较器ED

  由于需要DUT产生全速或者半速率的时钟,时钟和数据的延时以及时钟和数据经过电缆后的衰减失真很难把握,所以BERT的ED内部一般都有一定范围内的水平时间延时对准和垂直幅度门限对准功能。但是对于很多实际的测试环境而言,DUT并不或者无法提供高速时钟,这个时候对于传统的ED就无法进行误码测试。

  时钟数据恢复CDR

  时钟恢复的基本原理

  绝大多数的误码仪都标配或者选配时钟恢复功能,它的性能对误码测试结果有非常大的影响。下面是一个典型的时钟恢复的原理图,它有相位检测器、环路滤波器、一个压控振荡器VCO以及一些反馈电路组成。在实际应用中一个CDR往往是接收一路差分输入数据,然后恢复出一路时钟,一路同步的数据,然后传送给采样比较器电路,锁存数据。对于绝大多数的CDR而言,在测试回路中起到的仅仅是恢复高精度的时钟和数据的作用。但是CDR自身设计一般带有PLL,所以不可避免的会有PLL环路带宽不足的限制,以及在某些频段的抖动放大(peaking)作用。如果按照PLL的经典环路带宽要求,一般要求CDR环路带宽是DUT 环路带宽的1倍左右,例如在25Gbps下的CDR环路带宽最好大于30MHz。

  时钟恢复在接收机测试中的作用

  接收机的抖动和噪声容限测试中,通常需要下图所示的硬件环境和设置。CDR时钟恢复模块是其中最关键的硬件设备,CDR模块的PLL必须提供足够的环路带宽来保证测试的精确性。

  1. PPG码型发生器产生高速串行信号,插入抖动和噪声;

  2. PPG输出连接到ISI通道(背板或者线缆),经过通道后的高频分量衰减;

  3. 经过衰减和损伤注入的高速数据信号送入到DUT接收机;

  4. DUT接收机环回接收到的数据到DUT 发送端,发送端发送环回的数据到CDR模块;

  5. CDR模块输出时钟和数据后提供给ED进行BER误码测试。

  当进行JTOL抖动容限测试时,绝大多数的DUT需要CDR时钟数据恢复模块,然后进行误码率测试,目前典型的ED内置CDR模块和外置台式CDR的环路带宽小于20MHz,由于需要PICK-OFF TEE来配合,不仅设置环境复杂,而且JTOL的精度受到限制。

  时钟恢复在发送端测试中的作用

  对于高速串行总线的发送端测试,标准往往明确要求了进行抖动测试时环路带宽的设置。示波器是进行发送端测试的标准工具。实时示波器由于能够单次采集所有数据,通过内置的抖动眼图分析软件对原始数据进行后处理,所以可以通过软件CDR来实现时钟数据的恢复。而采样示波器由于是等效取样模式,必须要外置的时钟恢复模块把PLL的环路带宽调整到标准要求的4MHz到20MHz左右,进行眼图和抖动测试。

  外置时钟数据恢复CDR的误码仪

  传统BERT误码仪提供了额外的时钟恢复CDR功能选件,一般是一个外置的CDR硬件通过电缆连接DUT的发送输出和BERT的ED输入。 CDR可以从DUT发送出来的数据恢复出高频时钟和数据,进而连接ED进行误码测试。但是CDR的速率一般局限在某一个范围,很多情况下恢复出来的时钟和数据有非常大的相对时间延时,导致ED无法在正确的采样时钟下,采样所需的输入数据。另外的限制是需要外接额外的硬件补偿电缆来进行时钟和数据skew的匹配,这样不仅会增加设置连接的复杂度,增加成本,还会引入额外的信号衰减失真和相对相位关系的漂移。

  内置时钟数据恢复CDR的误码仪

  为了弥补外置时钟数据恢复的性能限制,以及繁琐的高频电缆连接DUT和误码仪,中星联华科技XBERT系列误码仪都采用了集成ED和CDR的方案,这样可以很好的解决时钟数据的相位偏移和漂移,同时无需DUT产生任何高速时钟。对于接收机测试而言,内置时钟数据恢复是目前最稳定可靠的测试方案。

上一篇:PAM4码型发生器配置和选型 下一篇:射频测量技术正在成为现代雷达和电子战信号设计验证的重要趋势 返回列表